基于FPGA的SATA 3.0 Host Controller 主机控制器

上一篇 / 下一篇  2018-10-15 14:00:10 / 个人分类:交流共享

基于FPGA的SATA 3.0 Host Controller

 

SATA Host Core可以集成到FPGA中,兼容SATA-11.5Gbps),SATA-23.0Gbps),SATA-36.0Gbps)工业级接口标准,为SATA设备提供一种高效且易于使用的接口。

 

内核特性:

1.      兼容SATA 3.0规范

2.      支持SATA-11.5Gbps),SATA-23.0Gbps),SATA-36.0Gbps)操作

3.      Phy Layer包含FPGA Transceiver,支持时钟恢复,8B/10B编解码,字节排序和对齐以及OOB信令

4.      Link Layer支持成帧,解帧,流量控制,通信握手序列,扰码,CRC

5.      Transport Layer支持FIS构造,FIS解析,错误重传等,FIS包含Register FISPIO Setup FISDMA Activate FISData FIS

6.      Command Layer支持各种各样的FIS序列交互,命令类型包括ResetDATA SET MANAGEMENT(Trim)PIO Data-InPIO Data-OutDMA-InDMA-Out

7.      Application Layer包含SATA设备自检,SATA设备IdentifyDMA控制器等

8.      支持SATA设备带电热插拔

9.      支持NSATA设备(N取决于FPGA GT数量),无缝连接到Raid Controller

10.   易于集成的同步,可综合Verilog设计

11.   通过完全验证的SATA IP

 

对外接口:

1.      简易的Valid-Vector形式的命令/地址控制总线接口

2.      简易的Done-Vector形式的命令状态总线接口

3.      标准的FIFOStreaming接口的流式数据总线

4.      标准的RAM接口的块式数据总线

 

性能指标:

1.      SATA 3.0 Core:连续写入速度大于520MB/s,连续读取速度大于550MB/s

2.      SATA 2.0 Core:连续写入速度大于240MB/s,连续读取速度大于250MB/s

 

资源使用(XC7K325T为例):

1.      LUTs3850FFs4320BRAMs16GT : 1

 

可交付资料:

1.      详细的用户手册

2.      Design FilePost-synthesis EDIF netlist or RTL Source

3.      Timing and layout constraintsTest or Design Example Project

4.      技术支持:邮件,电话,现场,培训服务

 

联系方式:

Emailneteasy163z@163.com

 

SATA Host Controller Block Diagram


TAG: FPGA fpga SATA sata 控制器

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar
博评网