verilog UDP

上一篇 / 下一篇  2018-08-30 12:52:51 / 个人分类:Verilog

1. combinational UDP

primitive tsmc_mux (q, do, d1, s);
  output q;
  input do, d1, s;
  table
 //d0, d1, s: q
 0 ? 0 : 0;
 1 ? 0 : 1;
 ? 0 1 : 0;
 ? 1 1 : 1;
 0 0 x : 0;
 1 1 x: 1;
  endtable
endprimitive

2. level-sensitive UDP
primitive complex_latch (q, d, e, cdn, sdn, notifier);
  output q; reg q;
  input d, e, cdn, sdn, notifier;
  // e: 1 latch, 0 hold
  // cdn: 0: reset, 1: inactive
  // sdn: 0: set to ;    1: inactive
  table
  // d, e,    cdn, sdn, notifier: q : q+
     1  1      1      ?     ?         : ? : 1;    //latch 1
     0  1      1      ?     ?         : ? : 1;    //latch 0
     0  (10)  1      1     ?         : ? : 0;    //latch 0 after falling edge
     1  (10)  1      1     ?         : ? : 1;    //latch 1 after falling edge
     *  0       ?      ?     ?         : ? : -;    //no change
     ?  ?       ?      0     ?         : ? : 0;    //preset to 1
     1
  endtable
endprimitive

3.

TAG:

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2018-09-17  
      1
2345678
9101112131415
16171819202122
23242526272829
30      

我的存档

数据统计

  • 访问量: 3460
  • 日志数: 21
  • 建立时间: 2018-08-28
  • 更新时间: 2018-08-30

RSS订阅

Open Toolbar
博评网